Activity
Как сделано в геко посмотрел, даже схемку нарисовал. Там
1)с каждого current sense резистора через сопротивление в 10К (оба этих резистора соединены вместе) снимается сигнал (получается суммарный сигнал) и идет на ОУ который является фильтром низких частот, а с него на компаратор. С компаратора на CPLD. Что дальше происходит в программе пока непонятно.
2)Причем опорное напряжение для компаратора тоже формируется от CPLD
- Получается усреднение сигналов, которое характеризует разность сигналов (причем модуль). Например, если смотреть в точке (по времени) где сигналы должны быть одинаковы, мы получим рассогласование фаз или насыщение и т.д.
- Наверное постоянный сигнал с CPLD подавать бессмысленно. Вероятно, подается ШИМ на интегратор. Тогда это просто ЦАП, который используется как уставка регистрации рассогласования сигналов.
Кроме того, есть вопрос по приведенным осциллограммам вашей платы. У меня не было времени изучить программу управления ключами, но мне показалось, глядя на осциллограммы, что регулировка тока напрямую подключена к компараторам, стабильность которой определяется наводками. Если это так, может попробовать усреднять сигналы с компараторов для исключения влияния наводок. Практически, можно откалибровать зависимость тока от частоты, для конкретнй нагрузки и использовать затабулированные значения для регулировки тока в обмотке. Интересно, как тогда будут выглядеть осциллограммы?