ПЛИС (С чего начать?)

wlad

Парни, на работе напрягли по поводу перехода на программируемые логические интегральные схемы… поэтому посоветуйте литературу на русском и русификатор для сопроводительного софта, или вообще с чего начать потренироваться. А то делать буду первый раз… Одно условие, с вероятностью 90% плисина будет из серии ALTERA MAX+ и более поздних в зависимости от поставленной задачи.

Второй вопрос касается уровней срабатывания и фронтов… известно что есть серии логики с мощным выходом и крутыми фронтами (наши 1554) ну и стандартные ттл (1564 и прочие), так вот как это реализовать в плисинах? Нам иногда приходится применять комбинации таких вот вариантов… а возможно ли это в плисине одной прописать?

Для ALTERA у нас пришёл материал тока на английском и софтина (Квартус), поэтому направьте туда где доступным языком можно материал и самоучители посмотреть…
Заранее благодарен!😉

EagleB3

Народ тут, конечно, весьма разносторонний, но, КМК, об этом есть смысл спросить здесь или здесь.

МиГ17

Для начала www.fpga4fun.com - несмотря, что сайт англоязычный, много картинок - научат многому.

wlad

Спасибо за понимание! 😃 Буду потихоньку изучать…

Syberian

Скачать программу QUARTUS-II. Демка имеется на оф. сайте _www.altera.com
Altera MAX+Plus лучше не начинать, квартус его полностью замещает.

Если был опыт работы с жесткой логикой - тем легче. После создания проекта - “new file - schematics file” и рисуй на здоровье. Я первые свои проекты рисовал схемно, потом уже изучил VHDL и кусочек верилога… Библиотека в программе огромная, в т.ч. вся 74 серия. Рисуй, как собирал бы из рассыпухи (и, или, не, регистры, щотчики), только выводы потом назначить чипу и все.

wlad:

так вот как это реализовать в плисинах? Нам иногда приходится применять комбинации таких вот вариантов… а возможно ли это в плисине одной прописать?

честно говоря, не понял вопроса. Особенность ПЛИС такова, что все ее IO имеют максимальную крутизну фронтов. Величина порядка долей наносекунд. Это, конечно, создает некоторые сложности в длинных цепях (звон и отраженные волны), но все спасает резистор 10 Ом последовательно, рядом с корпусом.
Часть пользовательских выводов чипа имеют выходную логику LVDS, часть - TTL. Все выводы в процессе работы можно сделать как “открытый коллектор”, так и вообще двунаправленными с третьим состоянием.

Единственное ограничение: выводы несовместимы с 5В-логикой (дают 3.3В, с током до 20 мА), и нужно ставить 5-вольтовый буфер.

P.S. Если будешь использовать встроенный синтезатор частоты, не забудь подать питание на VCC_PLL!

wlad

Олег спасибо… квартус нам прислали официальный на предприятие, единственное русификатор бы к нему ещё не помешал. А по поводу логики с разными “фронтами” вы всё правильно поняли (это я может не очень корректно спросил), так что за ответ про доли наносекунд спасибо (учту особенности при проектировании), буду потихоньку изучать…